摘要：随着 Qwen3.8‑2.4T 万亿参数 MoE 开源大模型加速全国产私有化落地，整机厂商、科研机构需要大量开展多 NPU 组网、高速存储扩展、MCIO 高速互联的前期硬件验证。IX9104 是芯动科技国产 104‑Lane PCIe5.0 全非阻塞交换芯片，提供三款接口配置差异化的 Demo 评估板：金手指 Slot 版、多 Slot 高密度版、密集 MCIO 扩展版。本文结合三套 Demo 板框图、实物照片，梳理硬件架构差异、适用测试场景，为国产 AI 推理服务器方案预研、固件调试、国产 NPU 适配提供工程参考。 标签：#IX9104 #PCIe5.0 交换芯片 #MCIO #Demo 评估板 #国产 AI 服务器 #Qwen MoE 私有化部署

一、前言：国产 AI 算力原型验证的现实痛点

基于昇腾、海光、沐曦等国产 NPU 搭建 Qwen3.8‑2.4T 私有化推理节点，正式投板之前需要完成大量验证工作：

1. PCIe5.0 链路训练、信号完整性，不同 MCIO 线缆长度下 Link‑Up 稳定性；
2. Lane 端口灵活拆分（x16/x8/x4）、硬件 P2P NPU 直传性能摸底，评估 MoE 模型跨卡专家分片交互时延；
3. NTB 非透明桥多主机模式、多端口 MCIO 高密度互联、多路 NVMe 并发读写验证；
4. 欧拉、麒麟国产操作系统下驱动、固件联调适配。

直接定制服务器底板验证，改版周期长、硬件成本高。IX9104 提供三套不同接口取向 Demo 评估板，面向不同原型测试诉求，研发人员按需选择评估载体，降低前期方案验证成本。

重要提示：IX9104 仅完成 PCIe 域的数据交换，不参与大模型 AI 推理计算；模型吞吐性能上限取决于 NPU 算力、显存、推理框架。

二、IX9104 芯片核心规格回顾

IX9104 为国产 104‑Lane PCIe 5.0 交换芯片，单通道速率 32GT/s，总双向带宽 1664Gbps，全非阻塞交叉交换架构，典型转发延迟约 115ns；软件可配置最多 26 组端口，支持 x1/x2/x4/x8/x16 多种 Lane 拆分；支持硬件 P2P 对等传输、NTB 非透明桥多主机互联；工业宽温‑40℃~+105℃；PIN‑TO‑PIN 对标进口 PEX89104，固件、驱动全国产自研，针对国产 NPU 做专项适配优化，面向高密度 AI 推理服务器、信创算力节点、分布式存储整机。

三、三套 IX9104 Demo 评估板硬件架构解析

Demo‑A：金手指 + Slot+M.2 版本（第一套）

• 上行：1 组 x16 Goldfinger 金手指；
• 外设：3 组 MCIO、2 组 PCIe x16 Slot、2 路 x4 NVMe M.2；
• 定位：贴近商用服务器底板拓扑，适合 M.2 权重存储验证、MCIO 线缆兼容性测试；
• 适合：服务器形态整机原型验证。

Demo‑B：多 Slot 高密度直插版本（第二套）

• 上行：无金手指，通过 Slot/MCIO 引入 Root Complex；
• 外设：4 组 PCIe x16 Slot、2 组 x4 Slot、4 组 MCIO，支持 MCIO‑MCIO 回环自测；
• 定位：高密度多加速卡直插验证；
• 适合：多 NPU 并联组网、NTB 多主机压力拷机。

Demo‑C：密集 MCIO 扩展板（第三套，本文附件板）

对外硬件接口资源：

1. 1 组 x16 Goldfinger 金手指：作为主机上行 Root Complex 输入，直接插入服务器 PCIe 插槽；
2. 11 组 x8 MCIO 接口（SFF‑TA‑1016），全部为 x8 带宽 MCIO 高速连接器；

芯片总 Lane 资源 104Lane，通过固件端口拆分，将绝大部分物理通道引出为 MCIO x8 接口，几乎不引出传统 PCIe 插槽、无板载 M.2 插槽。

实物板特征：

1. 标准全高半长 PCIe 卡形态，板载 IX9104 BGA 主芯片；
2. 板上全部对外高速接口均为 MCIO 连接器，适合机箱内部线缆互联；
3. 预留 I2C/JTAG 调试接口，支持固件升级、寄存器读写、状态监控；
4. 完整电源域，配套散热设计，支持长时间满负载压力拷机。

设计定位： 聚焦MCIO 高密度线缆互联原型验证，不做板载插槽直插板卡。MCIO 接口通过高速线缆外接 NPU 子卡、EDSFF 存储扩展背板、外部算力子系统。 适合：机柜内多子板互联、多片 IX9104 级联、MCIO 信号完整性批量摸底、OCP / 开放式算力架构预研。

三套 Demo 板核心差异汇总表

项目	Demo‑A 金手指 Slot+M.2	Demo‑B 多 Slot 高密度版	Demo‑C 密集 MCIO 扩展板
主机上行入口	x16 Goldfinger 金手指	Slot/MCIO，无金手指	x16 Goldfinger 金手指
PCIe x16 Slot	2 路	4 路	无
MCIO 接口	3 组	4 组，支持回环自测	11 组 x8 MCIO
板载 M.2 NVMe	2 路 x4 M‑Key	无	无
典型用途	模拟商用服务器整机、M.2 存储验证	多 NPU 直插组网、NTB 多主机拷机	高密度 MCIO 线缆互联、子板级联、信号完整性批量测试

四、三套 Demo 板典型测试应用场景

场景 1：Qwen3.8‑2.4T MoE 推理服务器整机原型预研

选择Demo‑A 金手指 Slot+M.2 版本。服务器 CPU 插槽接入 Demo 板；x16 Slot/MCIO 挂载国产 NPU；M.2 挂载 SSD 存放模型权重、KV‑Cache。 验证端口 Lane 拆分、NPU P2P 直传、多卡并发拷机、国产操作系统驱动适配，投板前识别链路与固件风险。

场景 2：多 NPU 高密度并联、NTB 多主机科研验证

选择Demo‑B 多 Slot 高密度版本。上游主机通过 Slot/MCIO 接入；多路 x16 Slot 直插多块 NPU；MCIO 外接第二台主机做 NTB 多主机测试；MCIO 回环做物理层压力自测。

场景 3：机柜内 MCIO 子系统互联、开放式算力架构预研（Demo‑C 密集 MCIO 扩展板重点场景）

• 业务目标：验证单机柜内部，主机通过 MCIO 线缆外接多块 NPU 子卡、EDSFF 存储背板；多片 IX9104 跨板级联方案；大批量 MCIO 线缆信号完整性摸底。
• 硬件搭建：Demo‑C 金手指插入主机服务器；11 组 x8 MCIO 通过高速线缆分别对接 NPU 子板、存储背板、另一块交换 Demo 板。
• 验证内容：
  1. 大量 MCIO 端口同时 Link‑Up 稳定性，不同线缆长度误码统计；
  2. 端口动态 Lane 拆分，x8 拆分为两组 x4，适配 EDSFF E1.S 多 SSD 背板；
  3. 多交换芯片 MCIO‑to‑MCIO 级联带宽、转发时延；
  4. 模拟 OCP 机箱内部 “主机板 — 子卡背板” 线缆互联拓扑。
• 业务价值： 真实复现新一代 AI 服务器 “主板通过 MCIO 线缆连接各类子板” 架构；不需要反复流片，快速完成机柜内部高密度互联方案预研，适合面向下一代 MoE 大模型推理硬件的前期技术储备。

场景 4：固件迭代，国产操作系统驱动联调

三套 Demo 全部引出调试接口，均可完成固件升级、寄存器配置，适配昇腾、海光国产 NPU，完成欧拉、麒麟系统兼容性验证。

五、工程使用注意事项

1. 全部 Demo 板仅作为评估验证平台，不可直接用于量产服务器；量产产品需要重新完成 PCB 布局、电源、散热、信号完整性设计。
2. PCIe5.0 速率高，MCIO 线缆、连接器必须遵循 SFF‑TA‑1016 规范，否则会出现链路降速、Link 不稳定。
3. P2P、NTB 功能，除 IX9104 芯片配置之外，还需要NPU 驱动、BIOS、操作系统内核完整支持；Demo 板仅提供硬件载体，软件栈需要同步调通。
4. Demo‑C 密集 MCIO 扩展板无板载插槽，全部外设依靠外部线缆引出；项目前期需要准备对应规格 MCIO 测试线缆、转接背板。
5. 满负载拷机务必保证散热到位，关注芯片结温；工业宽温芯片不等于整机系统宽温。

六、总结

IX9104 的三套 Demo 评估板，面向不同硬件原型目标做接口差异化设计：

• Demo‑A：贴近传统机架服务器，兼顾插槽 + M.2 存储；
• Demo‑B：侧重板卡直插，适合多 NPU 加速卡直插验证；
• Demo‑C 密集 MCIO 扩展板：主打MCIO 高密度线缆互联，用于模拟新一代 AI 服务器机箱内子板互联、多交换芯片级联、开放式算力架构预研。

在 Qwen3.8‑2.4T 等万亿 MoE 大模型全国产私有化落地浪潮中，研发团队可以根据自身验证侧重点，选用对应 Demo 板，在正式 PCB 投板前完成端口配置、P2P 性能、MCIO 链路稳定性、软件栈适配摸底，缩短国产 AI 服务器整机迭代周期。