摘要：在 Qwen3.8‑2.4T 等国产 MoE 大模型私有化落地过程中，PCIe5.0 交换芯片是多 NPU、高速 NVMe 存储、高速网卡互联的核心枢纽。IX9104 是国产 104‑Lane PCIe5.0 全非阻塞交换芯片，其配套 EVB Demo 评估板提供完整硬件验证环境，支持 MCIO、Goldfinger、PCIe x16 Slot、M.2 NVMe 多种物理接口，可完成端口配置、P2P 对等传输、NTB 多主机、多 NPU 协同等功能摸底，帮助硬件工程师快速完成国产 AI 服务器前期原型验证、固件调试与方案预研。本文结合 Demo 板框图、实物硬件，梳理平台硬件架构、核心能力、典型测试场景与工程选型要点。 标签：#IX9104 #PCIe5.0 交换芯片 #Demo 评估板 #国产 AI 服务器 #MoE 大模型私有化部署

一、前言：国产 AI 算力原型开发面临的硬件验证痛点

随着 Qwen3.8‑2.4T 等万亿参数 MoE 开源模型落地，大量整机厂商基于昇腾、海光、沐曦等国产 NPU 开发全国产推理服务器。在整机正式投板之前，需要完成大量前期验证工作：

1. PCIe5.0 链路信号完整性测试，不同拓扑下的链路训练稳定性；
2. 多 NPU 并联场景下硬件 P2P 直传性能验证，评估 MoE 模型跨卡交互时延；
3. NTB 非透明桥多主机模式、端口灵活拆分（x16/x8/x4）功能验证；
4. MCIO 高速线缆、NVMe M.2 高速存储、PCIe 扩展插槽混合组网兼容性测试；
5. 国产操作系统（欧拉、麒麟）下驱动、固件联调。

直接使用定制服务器底板做验证成本高、改版周期长。IX9104 官方 Demo 评估板，就是面向上述需求的标准化硬件验证载体，把芯片全部对外通道引出，方便研发人员快速开展方案预研与性能摸底。

二、IX9104 芯片核心规格回顾

IX9104 为国产 104‑Lane PCIe 5.0 交换芯片，单通道速率 32GT/s，总双向带宽 1664Gbps，全非阻塞交叉交换架构，典型转发延迟约 115ns；可软件配置为最多 26 组端口，支持 x1/x2/x4/x8/x16 多种 lane 拆分；支持硬件 P2P 对等传输、NTB 非透明桥多主机互联；工业宽温‑40℃~+105℃；PIN‑TO‑PIN 对标进口 PEX89104，固件、驱动全国产自研，针对国产 NPU 做专项适配优化，可用于高密度 AI 推理服务器、信创算力节点、分布式存储整机。

注意：IX9104 仅完成 PCIe 域数据交换，不参与大模型推理计算；模型吞吐性能上限取决于 NPU 算力、显存、推理框架。

三、IX9104 Demo 评估板硬件架构解析

3.1 硬件拓扑框图

从框图可以看到 Demo 板对外接口资源：

1. 1 组 x16 Goldfinger 金手指：作为上游上行端口，对接主机 CPU / 主控，提供来自主机端的 PCIe5.0 链路输入；
2. 3 组 MCIO 接口（SFF‑TA‑1016）：MCIO 为 AI 服务器主流高速线缆接口，可以外接 NPU 加速卡、扩展背板、外部存储盒，支持长距离机箱内部互联；
3. 2 组标准 PCIe x16 Slot 插槽：可直插 PCIe 形态 NPU 卡、高速网卡、FPGA 加速卡；
4. 2 组 x4 NVMe M.2 (M‑Key) 插槽：直插 NVMe SSD，用于模型权重盘、向量数据库高速存储介质验证。

MCIO 端口支持 lane 灵活拆分，既可以配置 x16，也可以拆分为两组 x8 或者四组 x4，适配不同外设带宽需求

实物板卡要点：

1. 板载 IX9104 芯片 BGA 封装本体，配套大功率散热风扇散热，满足 PCIe5.0 满负载拷机散热需求；
2. 板上引出全部 MCIO 连接器、x16 Goldfinger、PCIe x16 Slot、两路 M.2 NVMe；
3. 预留调试接口，支持 JTAG、I2C 管理，用于寄存器读写、固件升级、状态监控；
4. 完整电源域，支持满负载长时间拷机，适合 7×24 小时稳定性压力测试。

四、Demo 评估板典型测试与验证场景

场景 1：国产 MoE 推理服务器前期原型验证（Qwen3.8‑2.4T 硬件预研）

• 业务目标：评估单节点多国产 NPU 组网方案，验证 P2P 直传性能，预估 MoE 模型跨专家分片交互时延。
• 硬件搭建：Goldfinger 接入国产服务器 CPU；PCIe x16 Slot/MCIO 接口接入多块国产 NPU；M.2 插槽挂载 NVMe SSD 存放模型权重与 KV‑Cache。
• 验证内容：端口 lane 拆分配置；开启 P2P，测试 NPU‑to‑NPU 绕过 CPU 的数据吞吐；多卡并发压力拷机；欧拉系统下驱动适配验证。
• 价值：在正式服务器 PCB 投板前，完成关键性能摸底，规避拓扑、链路、固件层面风险。

场景 2：MCIO 高速线缆链路完整性与兼容性验证

• 业务目标：验证不同长度 MCIO 线缆在 PCIe5.0 速率下的链路训练稳定性，评估信号裕量。
• 硬件搭建：Demo 板 MCIO 端口通过线缆外接 NPU / 测试负载板。
• 验证内容：不同线缆长度、不同温度条件下 link up 成功率，误码统计。
• 价值：指导后续整机背板、线缆选型，提前识别信号完整性风险。

场景 3：NTB 非透明桥多主机模式验证

• 业务目标：验证多主机共享 NPU、存储资源，面向分布式集群节点方案预研。
• 硬件搭建：利用 MCIO 端口外接第二路主机；通过 Demo 板配置 NTB 模式，实现多域隔离访问。
• 验证内容：NTB 寄存器配置、跨主机资源访问、故障隔离特性测试。

场景 4：高速 NVMe 存储子系统性能验证

• 业务目标：验证多路 NVMe SSD 通过 IX9104 扩展之后的读写带宽、IOPS，评估大模型权重加载、向量库 offloading 场景性能。
• 硬件搭建：板载两路 M.2 NVMe，也可通过 MCIO 外接更多 NVMe 扩展柜。
• 验证内容：多盘并发读写压力测试，不同端口配置下带宽分配效果。

场景 5：固件迭代、驱动适配与国产化操作系统联调

• 业务目标：针对国产 NPU，调试交换芯片固件参数，适配银河麒麟、欧拉操作系统。
• 硬件搭建：整套 Demo 板接入国产主机环境，预留调试接口。
• 验证内容：固件升级、寄存器配置、异常复位、热插拔功能验证。

五、工程使用注意事项

1. Demo 板为评估验证平台，不可直接作为量产服务器底板，量产产品需要重新做 PCB、电源、散热、信号完整性设计。
2. PCIe5.0 速率高，MCIO 线缆、连接器选型必须符合 SFF‑TA‑1016 规范，否则会出现链路降速、link 不稳定问题。
3. P2P、NTB 功能不仅需要 IX9104 芯片配置，还需要国产 NPU 驱动、BIOS、操作系统内核完整支持，Demo 板只能提供硬件载体，软件栈需要同步调通。
4. 满负载拷机时，务必保证风扇散热到位；高温长时间测试关注芯片结温。
5. M.2 插槽为 x4 带宽，做模型性能评估时注意带宽上限，不要直接等同于量产整机多盘扩展柜性能。

六、总结

在国产大模型全国产化私有化落地浪潮中，PCIe5.0 交换芯片是算力、存储、网络之间的高速枢纽。IX9104 配套 Demo 评估板把芯片全部物理接口完整引出，提供 MCIO、PCIe Slot、M.2 NVMe、Goldfinger 完整硬件环境，让工程师可以在投板之前完成端口配置、P2P、NTB、链路稳定性、软件栈适配的预研验证，大幅降低国产 AI 服务器整机的开发风险与迭代周期。

该 Demo 板适合整机厂商、科研单位做 Qwen 系列 MoE 大模型硬件方案原型摸底、国产 NPU 组网验证、高速互联子系统压力测试，是国产 PCIe5.0 交换芯片从芯片到量产整机之间重要的中间验证平台。