边沿检测器

检测逻辑信号状态的变化

库

Simscape / Electrical / Specialized Power Systems / Control

描述

当检测到逻辑输入发生变化时，边沿检测器模块输出一个针状脉冲。

可以对边沿检测器模块进行编程，以检测上升沿（当输入从假变为真时）、下降沿（当输入从真变为假时）或任一沿（检测输入的任何变化）。

参数

边沿检测

选择触发输出脉冲的检测条件。选项为上升沿（默认）、下降沿或任一沿。

先前输入的初始条件

指定先前输入的初始值。如果输入与指定值不同，边沿检测器模块可以在 t = 0 时检测到一个边沿。默认值为 0。

采样时间（-1 表示继承）

指定模块的采样时间，单位为秒。设置为 0 以实现连续模块。默认值为 0。

输入和输出

输入信号必须是布尔信号。输出为布尔信号。

特性

示例

power_Logic 示例展示了边沿检测器模块的操作。

模型采样时间由变量 Ts 参数化（默认值 Ts = 50e-3）。要模拟连续的边沿检测器模块，请在 MATLAB® 命令窗口中指定 Ts = 0。

版本历史记录

续的边沿检测器模块，请在 MATLAB® 命令窗口中指定 Ts = 0。

版本历史记录

在 R2013a 中引入